滾滾砂石 無價之寶—古文明風華再現
先進半導體平坦化製程淺介
作者：康來成博士 (原載於2016成大物理系刊)
以矽晶為主流之半導體元件，在130奈米技術節點 (technology node) 為重要分水嶺；之前，用鋁作為元件導線；而從130奈米及小於130奈米的製程則以銅為導線。
鋁導線製程—先將晶圓以物理氣相沉積的濺鍍方式(physical vapor deposition―sputtering)覆蓋鋁膜，鋁膜上塗布光阻(photoresist)，再經微顯影方法使光阻精準的繪出導線的分布圖案，再經等離子氣相蝕刻(plasma etch)，使鋁膜按光阻之圖案，移除該移除之部分，而存留的鋁，即是需要的導線佈圖，被移除的鋁留下之間隙，再用等離子增益化學氣相沉積方式(plasma enhanced chemical vapor deposition, PECVD) 填滿介電(絕緣)材質(通常是SiOX，X接近2，有效介電常數effective dielectric constant, κ»3.8)。此膜層含有鋁導線暨介電材質，再施以適當處置，使膜層達到合乎訴求之平整度，此膜層製程即完成。
以上製程業界稱為減法式鋁製程subtractive-Al process。它是將鋁膜不需之處去除，間隙填以絕緣物質，其手法可以陶瓷器工藝景泰藍法 cloisonne喩之。
銅導線製程—始於130奈米技術節點，為使元件速度更快，單位面積能承受更大的電流量，導線改用銅。但若想用plasma etch移除銅極困難，因為所有具腐蝕性的鹵族氣體，與銅形成之生成物，氣化溫度很高，若要採取類似鋁製程的蝕刻法移除銅，腔體溫度將遠遠高於常溫，設備繁複，而且蝕刻的精細度難以控制。
所以銅導線之形成，主要是先在晶圓覆蓋SiOXR介電膜 (X接近2，R為C—H有機鍵結之官能基，可降低介電膜之極性，有效介電常數κ»2.5)，之後，介電膜上塗布光阻，經由微顯影，使光阻呈現出需要介電質覆蓋之圖案，經過蝕刻，將不需之介電質移除，留下之空隙，用電鍍法填滿銅，最後將多餘之銅，經過化學機械平坦化chemical mechanic planarization—CMP，達到合乎訴求之平整度。簡言之：金屬佈線圖案，並非直接刻畫金屬膜，而是刻畫介電膜，再將金屬鑲崁入已刻畫介電膜之空隙。以上手法，類似巴比倫文明之工藝，以鑲崁方式使金屬圖案呈現於各類工藝品。IBM將此種銅導線製程命名為damascene，以代表兩河流域文明大馬士革金屬工藝手法(Damascus steel, or Damascening)。
先進半導體製程，對晶圓平整度要求極為嚴苛。此乃因微顯影製程時，光阻若需精準地描繪所需之設計圖案，其景深(depth of field)極窄，以28奈米技術節點製程為例，300毫米之晶圓，總體高低起伏差異total thickness variation, TTV只有11奈米！相當一個足球場地，總體高低起伏近乎人的頭髮直徑之五分之一！
CMP製程所需要之研磨漿料slurry，來自砂石，主要成分有的是氧化矽，也有氧化鋁；砂石經過提煉純化後，篩選適度之顆粒大小，即是研磨粉，再配以化學液體成為研磨漿料。在CMP過程中研磨漿料與矽晶圓磨耗，使晶圓達於全面平坦化global planarization，這是極細緻嚴苛之過程，而也造就附加價值極高的晶圓。
從砂石提煉出的晶圓，與砂石提煉配製的漿料，滾滾流動，琢磨出e世代的大馬士革金屬極致工藝—damascene，古蘇美文明，風華重現於資訊科技的上游產業—半導體製程。
